TUGAS PRAKTIKUM SISTEM DIGITAL

BAB VII

RANGKAIAN ARITMATIKA(ADDER)

PENYUSUN :

Nama : Febrian Budi Prabowo

Nim : (12309180)

Plug : 2

Asisten Dosen : Jeffry Senoaji

JURUSAN TEKNIK INFORMATIKA

FAKULTAS TEKNOLOGI INDUSTRI

UNIVERSITAS PEMBANGUNAN NASIONAL

“VETERAN” YOGYAKARTA

2011

Tugas membuat skema pengkabelan dan tabel kebenaran dari rangkaian  full adder

A.  SKEMA PENGKABELAN FULL ADDER

B.  TABEL KEBENARAN FULL ADDER

ARTIKEL DAN TUGAS

PRAKTIKUM SISTEM DIGITAL

BAB VI

PENCACAH

PENYUSUN :

Nama : Febrian Budi Prabowo

Nim : (12309180)

Plug : 2

Asisten Dosen : Jeffry Senoaji

JURUSAN TEKNIK INFORMATIKA

FAKULTAS TEKNOLOGI INDUSTRI

UNIVERSITAS PEMBANGUNAN NASIONAL

“VETERAN” YOGYAKARTA

2011

ARTIKEL TENTANG PENCACAH

Pencacah/counter merupakan rangkaian logika pengurut. Pencacah mempunyai karakteristik penting yaitu jumlah hitungan maksimum (modulus pencacah), menghitung ke atas dan ke bawah, operasi asinkron atau sinkron dan bergerak bebas atau berhenti sendiri. Untuk menyusun rangkaian pencacah, digunakan flip-flop. Pencacah biasanya digunakan untuk menghitung banyaknya detak pulsa dalam waktu yang tersedia (pengukuran frekwensi), untuk membagi frekwensi, penyimpanan data, dapat digunakan penyimpanan data dan dapat juga digunakan dalam pengurutan alamat dalam beberapa rangkaian aritmatika. Counter pada umumnya menggunakan IC TTL tipe SN 7454 atau SN 7474. Dalam percobaan ini, akan digunakan counter dengan tipe SN 7490. gambar di bawah memperlihatkan konsep dasar dari sebuah counter yang mana output Q dari sebuah flip-flop dihubungkan kepada salah satu input J dan K pada flip-flop yang lain. Sebelum mulai mencacah, maka semua flip-flop harus direset terlebih dahulu, maka semua Q = 0, semua input J dan K juga menjadi = 0, kecuali flip-flop(1). Pada saat mulai mencacah semua input J dan K harus bernilai = 1.

Berikut ini Skema IC 7490

Tabel kebenaran modulus 0-9 pencacah dengan IC 7490

TUGAS
IC yang dipakai adalah IC 7476
Skema untuk ICini adalah

Tabel kebenaran 0-15 pencacah dengan IC 7476

TUGAS PRAKTIKUM SISTEM DIGITAL

TUGAS PRAKTIKUM SISTEM DIGITAL

BAB V

PENYUSUN :

Nama : Febrian Budi Prabowo

Nim : (12309180)

Plug : 2

Asisten Dosen : Jeffry Senoaji

JURUSAN TEKNIK INFORMATIKA

FAKULTAS TEKNOLOGI INDUSTRI

UNIVERSITAS PEMBANGUNAN NASIONAL

“VETERAN” YOGYAKARTA

2011

1. Jawaban mengapa Flip-flop ketika direset nilainya akan berubah

R‐S Flip‐Flop akan aktif jika terjadi perubahan clock dan clock bernilai 1. Output dari R‐S Flip‐Flop tidak akan berubah jika kedua masukan bernilai 0. Dan jika keduanya bernilai 1 maka kedua keluaran akan bernilai 1 dan akan disebut sebagai kondisi yang terlarang,karena jika masukkan diubah menjadi 0 maka outputannya tidak akan bisa terprediksi, bisa 0 ataupun 1. Kondisi ini berarti menerapkan suatu pemicu pada kedua masukan S dan R pada saat yang sama. Yang dimaksud kondisi terlarang yaitu keadaaan yang tidak diperbolehkan kondisi output Q sama dengan Q not yaitu pada saat S=0 dan R=0. Yang dimaksud dengan kondisi memori yaitu saat S=1 dan R=1, output Q dan Qnot akan menghasilkan perbedaan yaitu jika Q=0 maka Qnot=1 atau sebaliknya jika Q=1 maka Q not =0.

CRS Flip-flop adalah clocked RS-FF yang dilengkapi dengan sebuah terminal pulsa clock. Pulsa clock ini berfungsi mengatur keadaan Set dan Reset. Bila pulsa clock berlogik 0, maka perubahan logik pada input R dan S tidak akan mengakibatkan perubahan pada output Q dan Qnot. Akan tetapi apabila pulsa clock berlogik 1, maka perubahan pada input R dan S dapat mengakibatkan perubahan pada output Q dan Q not.

2. Master Slave Flip-flop

JK flip-flop sering disebut dengan JK FF induk hamba atau Master Slave JK FF karena terdiri dari dua buah flip-flop, yaitu Master FF dan Slave FF. Master Slave JK FF ini memiliki 3 buah terminal input yaitu J, K dan Clock. Sedangkan IC yang dipakai untuk menyusun JK FF adalah tipe 7473 yang mempunyai 2 buah JK flip-flop dimana lay outnya dapat dilihat pada Vodemaccum IC (Data bookc IC). Kelebihan JK FF terhadap FF sebelumnya yaitu JK FF tidak mempunyai kondisi terlarang artinya berapapun input yang diberikan asal ada clock maka akan terjadi perubahan pada output.

Symbol Master Slave flip-flop :

Skema Master Slave FF :

IC yang digunakan pada Flip_flop master salve adalah IC(7472)

Tugas dan artikel praktikum sistemdigital

TUGAS  DAN ARTIKEL

 PRAKTIKUM SISTEM DIGITAL

BAB III

PENYUSUN :

                                                           Nama : Febrian Budi Prabowo
                                                           Nim : (12309180)
                                                           Plug : 2

Asisten Dosen : Jeffry Senoaji

JURUSAN TEKNIK INFORMATIKA

FAKULTAS TEKNOLOGI INDUSTRI

UNIVERSITAS PEMBANGUNAN NASIONAL

“VETERAN” YOGYAKARTA

2011

ARTIKEL

GERBANG KOMBINASIONAL

Merupakan kombinasi/ gabungan dari gerbang-gerbang dasar sehingga didapatkan suatu keluaran yang diinginkan. Pada posting kali ini akan di kombinasikan gerbang-gerbang dasar AND,OR, NAND dan NOT.

Dalam praktikum kale ini Q bisa memakai Alat seperti digital trainer NX-4 Plus,IC 7408 1 buah (gerbang AND),IC 7400(gerbang NAND),IC 7404(gerbang NOT),7432(gerbang OR) dan Kabel secukupnya.

Contoh
1. Kombinasi And dan OR
Diagram Logika:

Skema pengkabelan:

Tabel Kebenaran:

2. Kombinasi AND, OR, NOT & NAND
Diagram Logika:

Skema pengkabelan:

Tabel Kebenaran:

3. Kombinasi AND, OR, NOT & NAND
Diagram Logika:

Skema pengkabelan:

Tabel Kebenaran:

TUGAS
1. Kombinasi Gerbang X-OR, NOR & EX-NOR

Skema Pengkabelannya

Tabel kebenaran

2.Kombinasi Gerbang NAND, EX-NOR,NOT &X-OR

Skema Pengkabelannya

Tabel kebenaran

ARTIKEL DAN TUGAS PRAKTIKUM

SISTEM DIGITAL

PENYUSUN :

Nama : Febrian Budi Prabowo

Nim : (12309180)

Plug : 2

Asisten Dosen : Jeffry Senoaji

JURUSAN TEKNIK INFORMATIKA

FAKULTAS TEKNOLOGI INDUSTRI

UNIVERSITAS PEMBANGUNAN NASIONAL “VETERAN” YOGYAKARTA

2011
 

ARTIKEL GERBANG PEMBANGUN UNIVERSAL

Gerbang Pembangunan Universal

Gerbang pembangunan universal atau gerbang logika atau gerbang logik adalah suatu entitas dalam elektronika dan matematika Boolean yang mengubah satu atau beberapa masukan logic menjadi sebuah sinyal keluaran logik. Gerbang logika terutama diimplementasikan secara elektronis menggunakan dioda atau transistor, akan tetapi dapat pula dibangun menggunakan susunan komponen-komponen yang memanfaatkan sifat-sifat elektromagnetik(relay), cairan, optik dan bahkan mekanik.Gerbang ini juga dikenal pula sebagai perangkat digit atau sebagai perangkat logika (logicdevice). Perangkat ini memiliki satu atau lebih masukan dan satu keluaran. Masing-masing masukan (input) atau keluaran (output) hanya mengenal dua keadaan logika, yaitu logika ‘0′ (nol,rendah) atau logika ‘1′ (satu, tinggi) yang oleh perangkat logika, ‘0′ direpresentasikan dengantegangan 0 sampai 0,7 Volt DC (Direct Current, arus searah), sedangkan logika ‘1′ diwakili olehtegangan DC setinggi 3,5 sampai 5 Volt untuk jenis perangkat logika IC TTL (Integrated CircuitTransistor-Transistor Logic) dan 3,5 sampai 15Volt untuk jenis perangkat IC CMOS (IntegratedCircuit Complementary Metal Oxyde Semiconductor).

GERBANG AND

Gerbang AND dapat memiliki dua masukan atau lebih. Gerbang ini akan menghasilkan keluaran 1 hanya apabila semua masukannya sebesar 1. Dengan kata lain apabila salah satu masukannya 0 maka keluarannya pasti 0.

GERBANG NAND (NOT AND)
Berlawanan dengan gerbang AND, pada gerbang NAND keluaran akan selalu 1 apabila
salah satu masukannya 0. Dan keluaran akan sebesar 0 hanya apabila semua masukannya 1.
Gerbang NAND ekuivalen dengan NOT AND.Dengan menggunakan gerabang NAND (menggunakan IC 7400 ) kita bisa membuat rangkaian dengan menghasilkan keluaran yaitu gerbang AND. Tabel kebenaran gerbang NAND adalah sebagai berikut.
Gambar gerbang NAND

Untuk menguji gerbang NAND,digunakabn IC 7400.Strauktur IC tersebut adalah:

Rangkaian percobaan gerbang pembangun universal
Gerbang NAND

Tabel kebenaran Logika NAND

Skema pengkabelanya

GERBANG OR
Keluaran gerbang OR akan sebesar 0 hanya apabila semua masukannya 0. Dan keluarannya akan sebesar 1 apabila saling tidak ada salah satu masukannya yang bernilai 1.
Tabel kebenaran logika OR

GERBANG NOR (NOT OR)
Gerbang NOR ekuivalen dengan NOT OR. Berlawanan dengan gerbang OR, keluaran sebesar 1 hanya akan terjadi apabila semua masukannya sebesar 0. Dan keluaran 0 akan terjadi apabila terdapat masukan yang bernilai 1. Tabel kebenaran gerbang NOR.
Gerbang NOR

diagram perkabelan

Tabel kebenaran logika NOR

GERBANG XOR (Exclusive OR)
Apabila input A dan B ada dalam keadaan logika yang sama, maka output Q akan menghasilkan logika 0, sedangkan bila input A dan B ada dalam keadaan logika yang berbeda, maka output akan menjadi logika 1. XOR sebetulnya merupakan variasi dari cara kerja logika OR.

Tabel kebenaran Logika XOR

ex-or….

skemanya…

GERBANG XNOR (Exclusive NOR)
Apabila input A dan B ada dalam keadaan logika yang sama, maka output Q akan menghasilkan logika 1, sedangkan bila input A dan B ada dalam keadaan logika yang berbeda,maka output akan menjadi logika 0. XNOR bisa juga dikatakan memiliki sifat dari kebalikanXOR. XNOR ndan NOR hanyalah berbeda pada langkah ke-empat yaitu apabila A dan B padalogika 1 maka output Q juga 1, bukan 0 seperti pada logika NOR.

ex-nor…

Tabel kebenaran Logika XNOR

skemanya,….

TUGAS

Gerbang logikanya

Skema pengkabelannya

Tabel Kebenarannya

Laporan Gerbang OR dan Gerbang AND

Gerbang OR
Jika di ibaratkan sakelar, maka gerbang OR merupakan dua sakelar elektronik dalam kombinasi paralel. Bila salah satu atau keduanya terhubung maka arus listrik dapat mengalir melalui sakelar (tingkat tegangan “1“ ) tetapi jika keduanya terputus maka tidak akan ada arus listrik yang mengalir (tingkat tegangan “0“ ), seperti yang terlihat pada gambar berikut.

Kombinasi sakelar diatas merupakan operasi penjumlahan bilangan biner A+B =Y, dimana “A“ dan “B“ merupakan masukan dan “Y“ merupakan keluaran atau hasil penjumlahan, sehingga dari hasil penjumlahan tersebut dapat dibuat dalam suatu tabel kebenaran

Tabel diatas merupakan tabel kebenaran dan simbol dari gerbang OR yang digunakan pada rangkaian elektronika. Operasi penjumlahan bilangan biner A+B = Y disebut juga sebagai “Ekspresi Boelan“.





Gerbang AND
Gerbang AND jika di ibaratkan lagi sebagai sakelar maka gerbang AND merupakan kombinasi sakelar secara seri. Dimana, agar arus listrik dapat mengalir maka kedua sakelar harus dalam keadaan tertutup jika hanya salah satu-nya saja yang tertutup maka arus listrik tidak dapat mengalir.

Jika di notasi-kan terhadap operasi matematika, maka gerbang AND merupakan operasi perkalian bilangan biner A x B = Y. Dimana ”A” dan ”B” merupakan masukan dan “Y“ merupakan keluaran.

Seperti gerbang OR dan gerbang logika lainnya, maka gerbang AND juga memiliki tabel kebenaran dan simbol rangkaian elektronika seperti diatas.

1.Rangkainan Gerbang Logika Dengan   menggunakan  Buah Gerbang AND








                                                                      


                                                                      Rangkaian gerbang AND dngan menggunakan IC 7408









Ini dalah rangkaian gerbang AND dengan mengunakan IC(4708) dengan menghubungkan semua titik ,kita dapat mengetahui bagaimana IC tersebut dapat bekerja untuk menghidupkan indicator lampu LED.

                                                                                                                                                                    2.Ini adalah rangkaian gerbang AND yang digabung dengan Gerbang OR

Rangkaian Gerbang AND dengan Gerbang OR menggunakan IC 7408(AND) dan IC 7432(OR)

Ini adalah skema rangkaian gerbang OR dengan Gerbang AND,kita bias mengetahui dimana arus tersebut masuk dan keluar,serta kita bias mengetahui bagaimana cara kerja dari IC 7408(AND) dan IC 7432(AND).






TUGAS

1.Rangkaian Gerbang OR digabung dengan Gerbang AND

Rangkaian Gerbang AND yang Digabung dengan Gerbang OR

Tabel kebenaran

A B C D E F
0 0 0 0 0 0
0 0 1 0 0 0
0 1 0 0 0 0
0 1 1 0 0 0
1 0 0 1 0 1
1 0 1 1 0 1
1 1 0 1 1 1
1 1 1 1 1 1

2.Gerbang AND digabung dengan Gerbang OR

Rangkaian Gerbang AND dan OR

Tabel Kebenaran

A B C D E F G
0 0 0 0 0 0 0
0 0 0 1 0 0 0
0 0 1 0 0 0 0
0 0 1 1 0 1 1
0 1 0 0 0 0 0
0 1 0 1 0 0 0
0 1 1 0 0 0 0
0 1 1 1 0 1 1
1 0 0 0 0 0 0
1 0 0 1 0 0 0
1 0 1 0 0 0 0
1 0 1 1 0 1 1
1 1 0 0 1 0 1
1 1 0 1 1 0 1
1 1 1 0 1 0 1
1 1 1 1 1 1 1